DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

03921236 **Image available**

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.: **04-286336** [JP 4286336 A]

PUBLISHED: October 12, 1992 (19921012)

INVENTOR(s): SATO JUNJI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

03-051246 [JP 9151246]

FILED:

March 15, 1991 (19910315)

INTL CLASS:

[5] H01L-021/336; H01L-029/784; H01L-021/20; H01L-021/324;

H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 1325, Vol. 17, No. 94, Pg. 22,

February 24, 1993 (19930224)

ABSTRACT

PURPOSE: To enhance the field effect mobility without depending upon the underlying layer by a method wherein the crystal nuclei are produced by annealing an a-Si thin film for solid growth on the surface side of the a-Si thin film.

CONSTITUTION: An a-Si thin film 101 is laminated on a supporting layer 100 comprising an insulating amourphous material such as insulating amorphous material layer e.g. SiO(sub 2) by a low pressure CDV process, etc. Successively, hydrogen plasma is applied to the a-Si thin film. Next, the a-Si thin film is annealed for solid growth to be polycrystallized into poly-Si. At this time, the annealing step in hydrogen atmosphere can bring about the excellent effect of diffusing no nitrogen in the a-Si thin film 101 while enhancing the mobility of the thin film 101 after the solid growth step. Next, a gate electrode 103 is formed and an impurity element is ion-implanted using the gate electrode 103 as a mask to form a source region 104 and a drain region 105. Successively, an interlayer insulating film 107 is formed. Finally, the contact electrodes 108 between the source region 104 and the drain region 105 are formed.

DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

009259448

Image available

WPI Acc No: 1992-386861/199247

XRAM Acc No: C92-171851 XRPX Acc No: N92-294989

Mfg. semiconductor device - by producing crystal core from surface of amorphous silicon@ thin film by annealing, to allow high mobility of

electric filed effect NoAbstract

Patent Assignee: SEIKO EPSON CORP (SHIH) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind

Date Applicat No Kind Date Week

JP 4286336 A 19921012 **JP** 9151246

A 19910315 199247 B

Priority Applications (No Type Date): JP 9151246 A 19910315

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4286336 A 6 H01L-021/336

Title Terms: MANUFACTURE; SEMICONDUCTOR; DEVICE; PRODUCE; CRYSTAL; CORE; SURFACE; AMORPHOUS; SILICON; THIN; FILM; ANNEAL; ALLOW; HIGH;

MOBILE; ELECTRIC; FILE; EFFECT; NOABSTRACT

Derwent Class: L03; U11; U12

International Patent Class (Main): H01L-021/336

International Patent Class (Additional): H01L-021/20; H01L-021/324;

H01L-029/784

File Segment: CPI; EPI

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-286336

(43)公開日 平成4年(1992)10月12日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇序	
H01L	21/336					
	29/784					
	21/20		9171-4M			
	21/324	:	P 8617-4M			
			9056 - 4M	H01L	29/78 3 1 1 Y	
				審査請求 未請求 請求項の数2(全 6 頁) 最終頁に続く		
(21)出願番号		特額平3 -51246		(71)出顧人	000002369	
					セイコーエプソン株式会社	
(22)出願日		平成3年(1991)3月15日			東京都新宿区西新宿2丁目4番1号	
				(72)発明者	佐藤淳史	
					長野県諏訪市大和3丁目3番5号セイコー	
					エプソン株式会社内	
				(74)代理人	弁理士 鈴木 喜三郎 (外1名)	

(54) 【発明の名称】 半導体装置の製造方法


(57)【要約】

(修正有)

【目的】 固相成長アニールの際に非晶質シリコン薄膜 101表面から結晶核を発生させる。

【構成】 減圧CVD法やプラズマCVD法により成膜 した、非晶質シリコン薄膜表面の自然酸化膜を、水素プ ラズマの水素ラジカルにより還元除去した後、固相成長 アニールする。

【効果】 非晶質シリコン薄膜を成膜した下地の材質に 依存せずに結晶性の良い固相成長多結晶シリコン薄膜1 06と、電界効果易動度が大きい固相成長多結晶薄膜ト ランジスタを得ることができる。



1

【特許請求の範囲】

絶縁ゲート型電界効果トランジスタのチ 【請求項1】 ャネル領域の少なくとも一部が非単結晶半導体よりなる 半導体装置の製造方法に於いて、非晶質半導体薄膜を形 成する工程と、該非晶質半導体薄膜に水素プラズマを施 す工程と、該非晶質半導体薄膜をアニールして多結晶化 する工程とを少なくとも含むことを特徴とする半導体装 置の製造方法。

前記非晶質半導体薄膜がプラズマCVD 【請求項2】 法にて形成された非晶質半導体薄膜であることを特徴と する請求項1記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 舞する。

[0002]

【従来の技術】多結晶シリコン薄膜トランジスタ(po 1y-SiTFT)は、密着型イメージセンサ・液晶ビ ューファインダー等の、ドライバ内蔵型のデパイスに使 用されている。

【0003】poly-SiTFTの主要部であるチャ ネルpoly-Si薄膜の作成方法には①減圧CVD法 で580℃~650℃程度の温度で成膜する、②プラズ マCVD等でa-Si薄膜を成膜して600℃程度の温 度で固相成長アニールを行い多結晶化する、②減圧CV D法などでpoly-Si薄膜作成後、シリコンイオン 注入により非晶質化した後、固相成長アニールを行って 再結晶化する、等の方法がある。

【0004】このうち、プラズマCVD法成膜のa-S i 薄膜を固相成長させる方法は、①プラズマCVD法で は、大面積に亘り均一な膜が比較的容易に得られる、② 固相成長法では、多数枚の基板を同時に処理できる、不 活性ガス中でアニールするという比較的簡単な方法で大 粒径のpoly-Si薄膜が得られる、という点で優れ ている。

【0005】固相成長アニールの方法としては、不活性 ガスとして窒素雰囲気中でのアニールが行われている。 アニール温度は600℃程度で、1時間~100時間程 度行うことによりa-Si薄膜中に結晶核が現れ、成長 していく。

【0006】固相成長アニールの過程で、a-Si薄膜 i 薄膜の表面から発生する、②下地とa-Si 薄膜との 界面(以下下地界面)から発生する、30表面でも下地界 面でもないa-Si薄膜の内部から発生する、の3つの 場合がある。

【0007】下地界面や内部から結晶核が発生するなら ば、①下地の材質や状態で結晶核 発生密度が変わり易 い、②結晶成長は表面に向かって進むので、表面に到達

度が減少する、等の欠点がある。固相成長アニール後の S:薄膜の上方にゲート絶縁膜などを積層して、表面側 がトランジスタの絶縁膜-チャネル界面(以下絶縁膜界 面)となることから、ひいては絶縁膜界面準位の増大か ら、poly-SiTFTの特性の悪化を招く原因とも なる.

[0008]

【発明が解決しようとする課題】そこで本発明はa-S i薄膜の固相成長アニールで発生する結晶核の発生位置 を該a-Si薄膜の表面側とするものであり、その目的 とするところは、良好な特性を持つ半導体装置の製造方 法を提供するところにある。

[0009]

【課題を解決するための手段】本発明の半導体装置の製 造方法は以下を特徴とする。

【0010】(1) 絶縁ゲート型電界効果トランジスタ のチャネル領域の少なくとも一部が非単結晶半導体より なる半導体装置の製造方法に於いて、非晶質半導体薄膜 を形成する工程と、該非晶質半導体薄膜に水素プラズマ 20 を施す工程と、該非晶質半導体薄膜をアニールして多結 晶化する工程とを少なくとも含むことを特徴とする。

【0011】(2) 前記非品質半導体薄膜がプラズマC VD法にて形成された非晶質半導体薄膜であることを特 徴とする。

[0012]

【実施例】(実施例1)本発明の実施例を、図1の本発 明に於ける薄膜トランジスタの工程図に従って説明す

【0013】図1 (a) は、ガラス、石英などの絶縁性 非晶質基板若しくはSiOz等の絶縁性非晶質材料層な どの絶縁性非晶質材料からなる支持層100表面上に、 減圧CVD法などによりa-Si薄膜101を積層し、 その後ホトリソグラフィー法により該a-S1薄膜をパ タニングする工程である。該8-Si薄膜の成膜方法と しては、①減圧CVD法で520℃~580℃程度でa - Si薄膜を成膜する、②EB蒸着法、スパッタ法、ブ ラズマCVD法等でa-Si薄膜を成膜する、③減圧C VD法等でpoly-Si薄膜を堆積後、イオンインプ ランテーション法によりSi等を打ち込み、該poly - Si薄膜を非晶質化する、等の方法がある。本実施例 では減圧CVD法成膜のa-Si薄膜の場合について説 明する。該a-Si薄膜の成膜ガスはSiH。ガスであ り、該a-Si薄膜の成膜条件は、挿入時温度400 ℃、昇湿時Heガス希釈、昇温時圧力0.15~0.2 Torr、成膜時基板温度 5 2 0 ~ 5 8 0 ℃、SiH。 流量120sccm、成膜時内圧30mTorr~50 0mTorrであった。但し、成膜条件はこれに限定さ れるものではない。また本実施例では、減圧CVD法成 膜のa-Si薄膜を用いたが、成膜方法はこれに限定さ する頃には双晶が複雑に組み合っており、表面での易動 50 れるものではない。続いて、鉄a-Si薄膜に水素プラ

ズマを施す。この効果については後述する。水森プラズ マにはHzの100%ガスを用い、到達真空度3×10 -12~1×10-5Torr、基板温度200℃~450 ℃、真空槽内圧1.8Torrで、周波数13.56M HzのRF電源を用いた。a-Si薄膜の膜障は100 0 A程度であり、RFパワーを0. 4~0. 8W/cm ²にして行った。次に該a-Si薄膜の固相成長アニー ルを行い多結晶化(poly-Si化)する。固相成長 アニールの方法としては、水素雰囲気中でのアニールを 行った。不活性ガスの窒素雰囲気中で行ってもよいが、 水素雰囲気中のアニールでは該a-Si薄膜中に窒素が 拡散せず、固相成長後のa-Si薄膜の易動度を上げる 効果がある点で優れている。真空中で固相成長アニール を行っても同様の効果がある。アニール温度は550℃ ~600℃程度(但し該a-Si薄膜の成膜時基板温度 が550℃を越える場合は、成膜時基板温度~600℃ 程度) で、1時間~100時間程度行うことによりa-Si薄膜中に結晶核が現れ、成長していく。固相成長ア ニールによって結晶成長が起こり、結晶粒径300人~ 3000Å(15時間以上で2000Å~3000Å) の大粒径のpoly-Si薄膜が形成される。また結晶 体積比は70%以上になる。また、該薄膜のパタニング は固相成長アニールの前に行っても良い。固相成長アニ ールの過程でa-Si薄膜のどの部分に結晶核が発生す るかについては、①a-SI薄膜の表面から発生する、 ②下地界面から発生する、③表面でも下地界面でもない a-Si薄膜の内部から発生する、の3つの場合があ る。表面から結晶核が発生するならば、①下地の材質や 状態によらず結晶核発生密度が一定である、②結晶成長 は表面から内部に向かって進むので、表面では結晶成長 初期の比較的結晶性の良い多結晶状態となっているので 易動度が増大する、等の利点がある。固相成長アニール 後のS1薄膜上にはゲート絶縁膜を積層され、Si薄膜 の表面側がトランジスタの絶縁膜界面となることから、 ひいては絶縁膜界面準位が低減され、poly-SiT FTの特性が向上するという利点もある。本発明の、水 索プラズマを施した a → S i 薄膜では、固相成長アニー ルの過程で表面から結晶核が発生する。この理由は次の ように説明される。例えばMBE法を用いて超高真空下 で成膜した清浄表面を持つa-Si薄膜に固相成長アニ ールを施した場合には該a-Si薄膜の表面で結晶核の 発生が起こるが、一度大気中に取りだしたa-Si薄膜 では、超高真空下で固相成長アニールを施しても下地界 面から結晶核が発生する。後者の場合、表面からの核発 生を阻害している原因は大気中に取り出したために形成 された自然酸化膜である。自然酸化膜が存在する状態で は表面から数原子層まで酸素原子が入り込みシリコン原 子の自由度を奪うので、a-Si薄膜表面よりも、むし ろ下地界面で結晶核が発生し易くなる。それに対し、情

i 薄膜の表面から結晶核が発生し易い。すなわち、水素 プラズマで自然酸化膜を除去することによって表面が清 **浄表面に近づき、結晶核の表面からの発生が促され、良** 好な結晶状態の固相成長poly-Si薄膜が得られる のである。水素プラズマの場合は水素ラジカルにより自 然酸化膜が還元され、酸素はOHや水の形で除去され る。自然酸化膜を除去する方法としては他に900℃程 度の水素雰囲気中でのアニールがあるが、a-Si薄膜 にこの処理を施すと、高温のため一気に結晶核が発生し て微結晶状態となってしまい大粒径のpolv-Si薄 膜は得られない。尚、超高真空下で成膜したa-S1薄 膜をそのまま固相成長アニールすれば自然酸化膜は形成 されないが、超高真空状態を作り、超高真空下でa-S 1.薄膜を成膜するにはMBE法などを用いなければなら ず実用には余り向いていない。固相成長アニールにより 前記a-Si薄膜を多結晶化した後、図1(b)に示す ように熱酸化法等によりゲート絶縁膜102を形成す る。ドライ酸化法を用いれば酸素雰囲気中で約1150 ℃の熱処理を行なうことによって、絶縁耐圧の高いゲー ト絶縁膜を得ることが出来る。ウェット酸化法を用いれ ば900℃程度の低温の熱処理でもゲート絶縁膜が形成 されるが、ドライ酸化法で形成されたゲート絶縁膜に比 べれば絶縁耐圧は低く、膜質は劣る。この熱酸化工程で 固相成長アニールによって多結晶化した前記a-Si薄 膜の結晶成長が進み、対体積結晶化率が向上し、結晶粒 径が拡大する。尚、前記ゲート絶縁膜の形成方法として は上述の熱酸化法に限らず、CVD法、プラズマCVD 法、ECRプラズマC VD法、光C VD法、スパッタ法 等でSⅰ○ε膜を形成する方法、プラズマ酸化法等で低 温酸化する方法等もある。これらの方法は、工程の温度 を600℃程度以下の低温に出来るため、基板として安 価なガラス基板を用いることも可能となる点で優れてい る。次に図1(c)に示すようにゲート電極103を形 成し、該ゲート電極をマスクとして不純物元素をイオン 注入して、ソース領域104及びドレイン領域105を 形成する(この工程に伴って、チャネル領域106も自 **動的に形成される)。続いて図1(d)に示すように層** 間絶縁膜107を積層する。そしてソース領域及びドレ イン領域のコンタクト電極108を形成すれば薄膜トラ ンジスタが完成する(図1(e))。本発明により形成 したpoly-SITFTの電界効果移動度は基板湿度 5 4 0 ℃で成膜した場合N c h で 4 0 ~ 4 2 c m²/V ・sとなり、水素プラズマを行わずに固相成長アニール した場合(15~30cm²/V·s)と比べて大幅な 特性向上が為された。また、水素プラズマを行わずに固 相成長アニールした場合は、下地の材質による影響を受 けて電界効果易動度が変化している。たとえば下地とし て石英基板を用いた場合15~20cm2/V・s、石 英基板上にSIO2膜を形成した場合15~25cm2/ 浄表面では原子に比較的多くの自由度があるためa-S 50 $V \cdot s$ 、石英基板上にSINz誰を形成した場合15~

5

 $30 \text{ cm}^2/\text{V} \cdot \text{s}$ となっている。しかし、本発明により形成したpoly-SiTFTでは、これらの下地の違いに依らず電界効果易動度は一定($Nchで40~42 \text{ cm}^2/\text{V} \cdot \text{s}$)であった。

【0014】(実施例2)本発明の実施例を、図1の本 発明に於ける薄膜トランジスタの工程図に従って説明す る。

【0015】図1 (a) は、ガラス、石英などの絶縁性 非晶質基板若しくはS1O2等の絶縁性非晶質材料層な どの絶縁性非晶質材料からなる支持層100表面上に、 プラズマCVD法によりa-Si薄膜101を積層し、 その後ホトリソグラフィー法により該a-Si薄膜をパ タニングする工程である。該a-Si薄膜の成膜ガスは SiH4及びH2ガスであり、該a-Si薄膜の成膜条件 は、到達真空度 5×10⁻¹²~1×10⁻⁵ Torr (1 ×10m Torr以下では成膜時にa-Si薄膜中に不 純物を含みにくいことから特に望ましい),基板温度1 00~300℃、真空槽内圧0.8Torrで、周波数 13.56MH2のRF電源を用いた。但し、成膜条件 はこれに限定されるものではない。続いて、該a-Si 薄膜に水素プラズマを施す。この効果については後述す る。水素プラズマにはH2の100%ガスを用い、到達 真空度3×10-12~1×10-5Torr、基板温度2 00℃~450℃、真空槽内圧1.8Torrで、周波 数13.56MHzのRF電源を用いた。a-Si薄膜 の膜厚は1000Å程度であり、RFパワーを0.4~ 0. 8W/cm²にして行った。次に該a-SI薄膜の 固相成長アニールを行い多結晶化(poly-Si化) する。固相成長アニールの方法としては、水素雰囲気中 でのアニールを行った。不活性ガスの窒素雰囲気中で行 ってもよいが、水素雰囲気中のアニールでは該a-Si 薄膜中に窒素が拡散せず、固相成長後のa-SI薄膜の 易動度を上げる効果がある点で優れている。真空中で固 相成長アニールを行っても同様の効果がある。アニール 温度は550℃~650℃程度で、1時間~100時間 程度行うことによりa-Si薄膜中に結晶核が現れ、成 長していく。固相成長アニールによってSi薄膜中の水 楽の脱離と結晶成長が起こり、結晶粒径1μm~10μ m (40時間以上で2 μm~10 μm) の大粒径のpo ly-Si薄膜が形成される。また結晶体積比は90% 以上になる。尚、固相成長アニールではアニール前の温 度から設定アニール温度に達するまでの昇温速度を毎分 20 deg. よりも遅くして行う(毎分5 deg. より も遅くすると特に望ましい)。 その理由とするところ は、前記昇温速度よりも速く所定のアニール温度まで昇 温すると、特に300℃を越えてから顕著な現象である が、前記a-Si薄膜中の水素の脱離にともなって該薄 膜中に欠陥を生じ易くなり、ひいては該薄膜の剥離を来 す事もあるからである。また、紋薄膜のパタニングは固 相成長アニールの前に行っても良い。固相成長アニール 6

の過程でa-Si薄膜のどの部分に結晶核が発生するか については、①a-Si薄膜の表面から発生する、②下 地界面から発生する、③表面でも下地界面でもないa-Si薄膜の内部から発生する、の3つの場合がある。表 面から結晶核が発生するならば、①下地の材質や状態に よらず結晶核発生密度が一定である、②結晶成長は表面 から内部に向かって進むので、表面付近では結晶成長初 期の比較的結晶性の良い多結晶状態となっているので易 動度が増大する、等の利点がある。固相成長アニール後 10 のSi薄膜の上方にゲート絶縁膜などを積層して、表面 側がトランジスタの絶縁膜界面となることから、ひいて は絶縁膜界面準位が低減され、poly-SiTFTの 特性が向上するという利点もある。本発明の、水素プラ ズマを施したa-Si薄膜では、固相成長アニールの過 程で表面から結晶核が発生する。この理由は次のように 説明される。例えばMBE法を用いて超高真空下で成膜 した清浄表面を持つa-Si薄膜に固相成長アニールを 施した場合には該a-Si薄膜の表面で結晶核の発生が 起こるが、一度大気中に取りだしたa-Si薄膜では、 20 超高真空下で固相成長アニールを施しても下地界面から 結晶核が発生する。超高真空に於いては薄膜表面は清浄 表面に保たれており、後者の場合表面からの核発生を阻 害している原因は大気中に取り出したために形成された 自然酸化膜である。自然酸化膜が存在する状態では表面 から数原子層まで酸素原子が入り込みシリコン原子の自 由度を奪うので、a-Si薄膜表面よりも、むしろ下地 界面で結晶核が発生し易くなる。それに対し、清浄表面 では原子に比較的多くの自由度があるためa-Si薄膜 の表面から結晶核が発生し易い。すなわち、水素プラズ マで自然酸化膜を除去することによって表面が清浄表面 に近づき、結晶核の表面からの発生が促され、良好な結 晶状態の固相成長poly-Si薄膜が得られるのであ る。水素プラズマの場合は水素ラジカルにより自然酸化 膜が還元され、酸素はOHや水の形で除去される。自然 酸化膜を除去する方法としては他に900℃程度の水素 雰囲気中でのアニールがあるが、a-Si薄膜にこの処 理を施すと、高温のため一気に結晶核が発生して微結晶 状態となってしまい大粒径のpoly-Si薄膜は得ら れない。前記a-SI膜の成膜方法としてプラズマCV D法を用いた場合には、水素プラズマ処理も同一のプラ ズマCVD装置で行える点で他の成膜方法よりも有利で ある。尚、超高真空下で成膜したa-Si薄膜をそのま ま固相成長アニールすれ ば自然酸化膜は形成されない が、超高真空状態を作り、超高真空下でa-Si薄膜を 成膜するにはMBE法などを用いなければならず実用に は余り向いていない。固相成長アニールにより前記 a-Si薄膜を多結晶化した後、図1(b)に示すように熱 酸化法等によりゲート絶縁膜102を形成する。ドライ 酸化法を用いれば酸素雰囲気中で約1150℃の熱処理 50 を行なうことによって、絶縁耐圧の高いゲート絶縁膜を

7

得ることが出来る。ウェット酸化法を用いれば900℃ 程度の低温の熱処理でもゲート絶縁膜が形成されるが、 ドライ酸化法で形成されたゲート絶縁膜に比べれば絶縁 耐圧は低く、膜質は劣る。この熱酸化工程で固相成長ア ニールによって多結晶化した前記a-Si薄膜の結晶成 長が進み、対体積結晶化率が向上し、結晶粒径が拡大す る。尚、前記ゲート絶縁膜の形成方法としては上述の熱 酸化法に限らず、CVD法、プラズマCVD法、ECR プラズマCVD法、光CVD法、スパッタ法等でSiO 2膜を形成する方法、プラズマ酸化法等で低温酸化する 方法等もある。これらの方法は、工程の温度を600℃ 程度以下の低温に出来るため、基板として安価なガラス 基板を用いることも可能となる点で優れている。次に図 1 (c) に示すようにゲート電極103を形成し、該ゲ ート電極をマスクとして不純物元素をイオン注入して、 ソース領域104及びドレイン領域105を形成する (この工程に伴って、チャネル領域106も自動的に形 成される)。続いて図1(d)に示すように層間絶縁膜 107を積層する。そしてソース領域及びドレイン領域 のコンタクト電極108を形成すれば薄膜トランジスタ が完成する(図1 (e))。本発明により形成したpo ly-SiTFTの電界効果移動度はNchで100~ 130 c m² / V・sとなり、水素プラズマを行わずに 固相成長アニールした場合(50~100cm²/V・ s)と比べて大幅な特性向上が為された。また、水素ブ ラズマを行わずに固相成長アニールした場合は、下地の 材質による影響を受けて 電界効果易動度が変化してい る。たとえば下地として石英基板を用いた場合50~7 0 c m² / V・s、石英基板上にSiO₂ 膜を形成した場

合50~85cm²/V・s、石英基板上にSiN₁ 膜を形成した場合55~100cm²/V・sとなっている。しかし、本発明により形成したpoly-SiTFTでは、これらの下地の違いに依らず電界効果易動度は一定(Nchで100~130cm²/V·s)であった。

[0016]

【発明の効果】以上説明したように本発明の半導体装置の製造方法を用いることにより、結晶核の発生がa‐S i 薄膜の表面から起こるため表面付近での結晶性が良い固相成長poly‐Si薄膜と、下地に依らず電界効果 易動度の大きいpoly-SiTFTを得ることができる

【0017】また、本発明の薄膜半導体装置の製造方法は3次元IC、4メガSRAM等にも使用が可能である。


【図面の簡単な説明】

【図1】(a)~(e)は、本発明の実施例に於ける半導体装置の製造方法の一例を示す工程断面図である。

20 【符号の説明】

- 100 絶縁性支持層
- 101 a+Si薄膜
- 102 ゲート絶縁膜
- 103 ゲート電極
- 104 ソース領域
- 105 ドレイン領域
- 106 チャネル領域
- 107 層間絶縁膜
- 108 コンタクト電極

【図1】



フロントページの続き

(51) Int. Cl. 5 H 0 1 L 27/12 **識別記号 庁内整理番号** FI R 8728-4M 技術表示箇所